分类目录归档：IC

synopsys工具安装系列（四）- 安装vcs工具

发表于2021年5月12日由卢 骏

安装vcs工具[……]

Read more

继续阅读 →

发表在 EDA工具 | 标签为 | 2条评论

synopsys工具安装系列（三）- 安装verdi工具

发表于2021年5月12日由卢 骏

安装verdi工具[……]

Read more

继续阅读 →

发表在 EDA工具 | 标签为 | 一条评论

synopsys工具安装系列（二）安装license工具以及启动license

发表于2021年3月18日由卢 骏

synopsys工具安装之licnese，以及如何启动license[……]

Read more

继续阅读 →

发表在 EDA工具 | 标签为 | 留下评论

synopsys工具安装系列（一）安装installer

发表于2021年3月18日由卢 骏

synopsys工具安装之installer[……]

Read more

继续阅读 →

发表在 EDA工具 | 标签为 | 留下评论

sv使用default clocking指定全局默认时钟

发表于2020年6月2日由卢 骏

systemverilog使用default clocking，可以指定全局默认时钟，方便assertion使用[……]

Read more

继续阅读 →

发表在 验证相关 | 标签为 | 留下评论

systemverilog使用$fwrite系统函数打印信息到屏幕

发表于2020年5月6日由卢 骏

systemverilog使用$fwrite系统函数，可以将打印信息，打印到屏幕[……]

Read more

继续阅读 →

发表在 语言相关 | 标签为 | 留下评论

sv利用fork join_none实现信号打拍操作

发表于2020年3月18日由卢 骏

system verilog利用fork join_any，实现信号的打拍操作。从而能够在验证环境中，方便的驱动两个stage的信号。[……]

Read more

继续阅读 →

发表在 语言相关 | 标签为 | 留下评论

使用fsdbedit工具修改fsdb波形的层次结构

发表于2020年3月8日由卢 骏

使用fsdbedit工具，可以方便的修改fsdb波形的层次路径信息，从而使不同仿真环境下产生的fsdb波形，能够相互的适配。[……]

Read more

继续阅读 →

发表在 EDA工具 | 标签为 | 留下评论

verdi中如何查看force信号信息

发表于2020年3月8日由卢 骏

在verdi工具中，如何查看force信号信息的方法[……]

Read more

继续阅读 →

发表在 EDA工具 | 标签为 | 留下评论

vcs产生code coverage与function coverage

发表于2020年2月12日由卢 骏

使用vcs工具，如何产生code coverage和function coverage。[……]

Read more

继续阅读 →

发表在 EDA工具, IC | 标签为 | 留下评论