标签归档：sv

sv使用default clocking指定全局默认时钟

systemverilog使用default clocking，可以指定全局默认时钟，方便assertion使用[……]

发表在验证相关 | 标签为 sv | 留下评论

system verilog利用fork join_any，实现信号的打拍操作。从而能够在验证环境中，方便的驱动两个stage的信号。[……]

发表在语言相关 | 标签为 sv | 留下评论

systemverilog的process类介绍[……]

发表在 IC, 语言相关 | 标签为 process, sv | 一条评论

systemverilog与c之间通过DPI，传递字符串[……]

发表在 IC, 语言相关 | 标签为 c, sv | 留下评论