sv使用default clocking指定全局默认时钟

systemverilog使用default clocking,可以指定全局默认时钟,方便assertion使用[……]

Read more

发表在 验证相关 | 标签为 | 留下评论

服务器与网络设备安装指南

企业购买的服务器以及网络设备,简单安装配置指南[……]

Read more

发表在 其他 | 留下评论

riscv cpu硬件访问device区域微乱序的影响

riscv cpu硬件访问device区域微乱序的影响,以及插入fence指令的影响[……]

Read more

发表在 RISCV | 留下评论

如何将adoc文件转换为pdf文件

如何将adoc文件转换为pdf文件[……]

Read more

发表在 其他 | 留下评论

systemverilog使用$fwrite系统函数打印信息到屏幕

systemverilog使用$fwrite系统函数,可以将打印信息,打印到屏幕[……]

Read more

发表在 语言相关 | 标签为 | 留下评论

如何向riscv-gcc中增加编译器内置宏

如何向riscv-gcc中增加编译器内置宏[……]

Read more

发表在 RISCV软件 | 标签为 , | 留下评论

centos7安装visual code,并离线安装插件

centos7安装visual code,并且设置插件共享目录[……]

Read more

发表在 linux工具安装 | 标签为 | 留下评论

sv利用fork join_none实现信号打拍操作

system verilog利用fork join_any,实现信号的打拍操作。从而能够在验证环境中,方便的驱动两个stage的信号。[……]

Read more

发表在 语言相关 | 标签为 | 留下评论

c++ reference研究

c++ reference, 引用的研究。 引用其实是一种假象,他使用的内存空间,和被引用变量的内存空间一致。[……]

Read more

发表在 c/c++ | 标签为 | 留下评论

使用fsdbedit工具修改fsdb波形的层次结构

使用fsdbedit工具,可以方便的修改fsdb波形的层次路径信息,从而使不同仿真环境下产生的fsdb波形,能够相互的适配。[……]

Read more

发表在 EDA工具 | 标签为 | 留下评论